1.电路设计 1.1电路设计原理 电路板设计主要分为3个步骤： 设计电路原理图（SCH） 生成网络表（NET） 设计印制电路板（PCB） 原理图设计：将元器件按逻辑关系用导线连接起来 原理图库中有的元件直接选用 原理图库中没有的元件，由用户自己创建 网络表输出： 网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂 网络表可以从原理图中生成 也可以从印制电路板图中提取 网络表的格式包括两部分：元器件声明和网络定义。
（缺少任一部分都有可能在布线的时候出错） 印制电路板设计： 导入网络表，利用工具软件设置设计规则、叠层等，完成印制电路板设计 1.2电路设计方法 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。
包括以下的一些具体步骤：
2.PCB电路设计 2.1PCB设计方法 PCB设计是电子产品物理结构设计的一部分，他的主要任务是根据电路的原理和所需元件的封装形式进行物理结构的布局和布线。
PCB设计包括下面一些具体的步骤： 建立封装库中没有的封装（Footprint） 规划电路板：设置习惯性的环境参数和文档参数，如选择层面、画边框、定位孔、外形尺寸等。
载入网络表和元件封装。
规则设置：线宽、线距、叠层、过孔、全局参数等 元件布局、布线：采用先核心器件，后外围器件的原则进行，对于核心器件和高速信号要优先进行布线 设计规则检查，违规报告 PCB仿真分析 存档输出 2.2多层PCB设计的注意事项 高频信号线一定要短，不可以有尖角（90度直角），两根线之间的距离不宜平行、过近，否则可能会产生寄生电容。
如果是双面板，一面的线布成横线，一面的线布成竖线，尽量不要布成斜线。
一般，线宽为0.3mm，间隔为0.3mm。
对于电源线或者大电流线应该有足够宽度，一般需要60~80mil。
屏蔽。
铜膜线的地线应该在电路板的周边，同时将电路上可以利用的空间全部使用铜箔做地线，增强屏蔽能力，防止寄生电容。
地线的共阻抗干扰。
电路图上的地线表示电路中的零电位，并用作电路中其他各点的公共参考点，在实际电路中由于地线阻抗的存在，必然会带来共阻干扰。
布线时不能将具有地线符号的点随便连接在一起，这可能引起有害的耦合而影响电路的正常工作 2.3PCB设计中的可靠性设计 2.3.1地线设计 在电子设备中，接地是控制干扰的重要方法 正确选择单点接地与多点接地 在低频电路中（工作频率小于1MHz），采用一点接地 在高频电路中（工作频率大于10MHz），采用就近多点接地 将数字电路与模拟电路分开，两者地线不要相混。
分别与电源端地线相连 尽量加粗地线。
若地线很细，接地电位则随电流的变化而变化，如有可能，接地线的宽度应大于3mm。
将接地线构成闭环路，可以明显提高抗噪声能力 2.3.2电磁兼容设计 电磁兼容性（EMC）是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力 设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值； 设备对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性 选择合理的导线宽度： 瞬变电流在印制线条上产生的冲击干扰主要是由印制导线的电感造成 时钟引线、行驱动器、总线驱动器的信号线常常载有大的瞬变电流，导线要尽可能短。
对于分立元件电路，导线宽度1.5mm左右可满足要求。
对于集成电路，导线宽度可在0.2mm~1mm之间选择。
采用正确的布线策略：最好采用井字形网状布线结构 PCB的一面横向布线，另一面纵向布线。
尽量减少导线的不连续性，例如导线不要突变，拐角应该大于90度 尽量避免长距离的平行走线，尽可能拉开线与线之间的距离。
在一些对干扰十分敏感的信号线之间设置一根地线，可以有效抑制串扰。
抑制反射干扰 尽量缩短抑制线的长度 采用慢速电路 加相同阻值的匹配电阻 配置去耦电容 可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法。
配置原则如下： 电源输入端跨接一个10~100uF的电解电容。
为每个集成电路芯片配置一个0.01uF的陶瓷电容。
对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线和地线之间直接接入去耦电容。
去耦电容的引线不能过长 PCB的尺寸与器件的布置： 相互有关的元件尽量放的靠近一些。
时钟发生器、晶振和CPU的时钟输入端都易产生干扰，要相互靠近一些。
易产生噪声的元件、小电流电路、大电流电路等应尽量远离逻辑电路。
3.电子设计 3.1电子设计简介 EDA（电子设计自动化）是现代电子工业的“操作系统”，被誉为“芯片产业皇冠上的明珠”。
你可以把它理解为一个超级工具箱，它使用软件来辅助进行建模、设计、验证与实现的全过程，将工程师的电路构想高效、精准地转化为可制造的物理产品。
EDA已成为研发大规模集成电路（VLSI）、印刷电路板（PCB）等复杂电子系统的核心生产力 3.2ESDA技术的基本特征 3.2.1概述 ESDA（电子系统设计自动化）的基本特征是相对于传统的“自底向上”设计方法而言的。
自顶向下的设计方法论 + 并行工程 系统级方案与划分：设计工作从系统整体要求出发，在顶层进行功能方框图的划分和结构设计。
关键部分ASIC化：将系统的关键电路用一片或多片专用集成电路（ASIC）来实现。
行为级描述：采用 硬件描述语言 （HDL） 完成对整个系统在行为级（即“做什么”）的描述，而非具体的电路连接。
自动化实现：最后，通过EDA工具中的综合器和适配器，自动将行为级描述转化为最终的目标器件（如FPGA或ASIC）。
3.2.2可编程逻辑器件（FPGA和CPLD） FPGA和CPLD的核心区别在于架构和规模：FPGA适合需要大规模并行处理和高性能的复杂系统，而CPLD更适合对时序确定性和即时响应要求高的小规模、低功耗控制任务。
特性维度🚀 FPGA (现场可编程门阵列)🔧 CPLD (复杂可编程逻辑器件)核心架构基于查找表(LUT)，实现任意组合逻辑，灵活性极高基于乘积项(Product-Term) 的“与-或”阵列，结构相对固定逻辑规模极大，可达数百万逻辑门，集成DSP、RAM、高速收发器等硬核较小，通常为数百至数万逻辑门，资源有限存储工艺多为SRAM工艺，易失性，掉电丢失配置，需外置Flash存储多为Flash/EEPROM工艺，非易失性，配置固化在内部上电时序有启动延迟，上电后需从外部存储器加载配置上电即运行，无需加载过程，能第一时间接管系统时序特性布线延迟可变，需复杂的时序约束和收敛分析连续式全局布线，引脚到引脚延迟固定且可预测功耗表现动态功耗高，随设计复杂度显著增加，需精细功耗管理静态功耗极低，尤其适合对功耗敏感的电池供电设备编程复杂度高，需掌握硬件描述语言(HDL)和复杂的EDA工具低，设计流程简单，编译速度快，易于上手成本芯片和开发工具成本较高芯片和开发成本较低，适合大批量应用典型应用复杂算法加速(AI/视频)、高速通信(5G/PCIe)、ASIC原型验证系统上电时序/复位管理、接口转换/电平转换、“胶合逻辑”、简单状态机 3.2.3硬件描述语言（HDL） 硬件描述语言（HDL）是数字电路设计领域的核心表达工具。
它与 C、Python 等软件编程语言有本质区别：软件语言描述“如何执行一串指令”，而 HDL 描述“硬件电路是如何连接的以及如何响应信号”。
VHDL语言程序包含5个部分： 实体 结构体 库 包集合 配置 3.3EDA技术的设计方法 电路级设计步骤： 确定设计方案 选择元器件，设计电路原理图 前仿真：包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。
主要是检验设计方案在功能方面的正确性。
功能特性 设计PCB 后仿真：包括热分析、噪声及串扰分析、电磁兼容分析、可靠性分析等 主要是检验PCB在实际工作环境中的可行性。
物理特性。
系统级设计是“概念驱动式设计”，针对设计目标进行功能描述。
系统级设计步骤： 按照“自顶向下”的设计方法进行系统划分 输入VHDL代码 编译成标准的VHDL文件 用综合器对VHDL源代码进行综合化处理，生成门级描述的网络表文件 用适配器将网络表文件针对某一具体目标进行逻辑映射操作 适配报告 适配后的仿真模型 元件编程文件 烧写到目标芯片FPGA或CPLD 4.电子电路测试 4.1电子电路测试方法 4.1.1基本概念： 故障检测：判断故障是否存在，即只判断有无故障 故障诊断（故障定位）：不仅判断故障是否存在，而且指出故障位置 仿真：对设计过程中得到的电路参数验证其正确性 测试：判断产品是否合格 JTAG：JTAG测试接口是IC芯片测试方法的标准 4.1.2测试方法 内部测试 元器件进行检查 功能测试 将被测IC芯片放到测试仪器上，测试设备根据需要产生一系列测试输入信号，加到被测元件上 在被测元件输出端得到输出信号 比较实际输出信号和预期输出信号 若吻合，测试通过；否则，测试不通过。
边界扫描与JTAG 边界扫描常见的硬件测试方法 JTAG是嵌入式中常用方式，调试与测试 4.2硬件抗干扰措施（重要） 4.2.1形成干扰的3个基本要素 干扰源：产生干扰的元件、设备、信号。
即
du/dt
大的地方，如雷电、高频时钟等 传播途径：干扰从干扰源传播到敏感器件的通路或媒介，如导线的传导、空间的辐射。
敏感器件：容易被干扰的对象，如：ADC、DAC、弱信号放大器等 4.2.2干扰的耦合方式 干扰的耦合方式：干扰源产生的干扰信号要通过一定的耦合通道才对系统产生作用 直接耦合：最有效的方式是加入去耦电容 公共阻抗耦合：常常发生在2个电路电流有共同通路的情况 电容耦合：又称电场耦合或静电耦合，是由分布电容产生的 电磁感应耦合（磁场耦合）：由分布电感产生 漏电耦合：纯电阻性，绝缘不好时就会发生 4.2.3常用硬件抗干扰技术 从源头上减弱，在路径上阻断，最后在自身加强防护。
4.2.3.1抑制干扰源 尽量减小干扰源的电压变化率（
du/dt
）和电流变化率（
di/dt
），能起到事半功倍的效果。
常用方法有： 通过在干扰源两端并联电容来实现减小干扰源的
du/dt
通过在干扰源回路串联电感或电阻及增加续流二极管来实现
di/dt
4.2.3.2切断干扰传播途径 干扰耦合主要分为传导耦合和辐射耦合两大类 传导耦合：干扰能量通过完整的电路连接（导线、PCB走线、金属结构件、公共地回路）直接传播。
高频干扰噪声和有用信号的频带不同，可通过加滤波器来切断高频干扰噪声的传播，也可加隔离光耦。
辐射耦合：干扰能量以电磁场的形式通过空间传播。
在高频或大电流变化率（di/dt）场景下占主导。
增加干扰源和敏感元件的距离 用地线将他们隔离 在敏感元件上加屏蔽罩 切断干扰传播路径的常用措施： 充分考虑电源对嵌入式系统的影响。
如给电源加滤波电容 若微处理器的I/O口接控制电机等噪声器件，应在I/O口和噪声源之间加隔离 晶振与微处理器的引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地 电路板合理分区，如强、弱信号，数字、模拟信号。
用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。
微处理器和大功率器件的地线要单独接地，以减小互相干扰。
大功率器件尽可能放在电路板边缘。
尽可能将干扰源与敏感器件远离 4.2.3.3提高敏感元件的抗干扰性能 布线时尽量减少回路环的面积，以降低感应噪声。
电源线和地线要尽量粗，除减小压降外，更重要的是降低耦合噪声 微处理器闲置的I/O不要悬空，要接地或接电源 其他IC的闲置端在不改变系统逻辑的情况下接地或电源 使用电源监控及看门狗电路，可大幅度提高整个电路的抗干扰性能 在满足要求的前提下，尽量降低微处理器的晶振和选用低速数字电路 IC器件尽量直接焊在电路板上，少用IC插座 4.2.3.4其他常用抗干扰措施